GNSS接收機(jī)開發(fā)平臺采用ARM處理器+FPGA+射頻模塊的架構(gòu)，適用于衛(wèi)星導(dǎo)航基帶信號處理和定位解算系統(tǒng)的設(shè)計開發(fā)。可支持北斗B1、GPS L1、GLONASS L1、Galileo E1頻點接收機(jī)的設(shè)計開發(fā)，升級型平臺可支持925MHz~2175MHz信號處理，可覆蓋全頻段的GNSS信號。

GNSS接收機(jī)開發(fā)平臺基于GNSS衛(wèi)星導(dǎo)航教學(xué)而研發(fā)，將衛(wèi)星導(dǎo)航信號處理流程分解到不同實驗中，并采用射頻、基帶信號處理、定位解算三部分分離的軟硬件平臺，使學(xué)生能通過該平臺快速了解和掌握衛(wèi)星導(dǎo)航的基本原理及接收機(jī)的基本框架。此外，F(xiàn)PGA+ARM架構(gòu)使該平臺擁有很好的擴(kuò)展性能，適合EDA實驗及課程設(shè)計、各類數(shù)字信號處理、工業(yè)控制等不同應(yīng)用。

GNSS接收機(jī)開發(fā)平臺性能指標(biāo)：

ARM核心板：以STM32F205ZE處理器為核心，擁有兩路RS232電平串口和兩路TTL電平串口輸出；

FPGA核心板：FPGA芯片采用Altera公司CycloneIII系列的EP3C55F484，核心板預(yù)留120個通用I/O引腳和16個全局時鐘引腳；

射頻板：以MAX2769為核心器件，均預(yù)留SPI配置接口，雙射頻板兩路信號獨立，可配置成北斗B1、GPS L1、GLONASS L1、Galileo E1等頻點。